

Implizite Spezifikation

1 Kreissäge

Das Ein- und Ausschalten der Kreissäge wird über die Events *on* und *off* signalisiert. Die Säge hat einen Schutzmechanismus, der hoch- und runtergeklappt werden kann. Dies wird über die Events *guard.up* und *guard.down* modelliert.

1. Der Schutz kann innerhalb von 5 Zeiteinheiten nach dem Ausschalten nicht abgenommen werden:

$$\forall t \in \mathbb{R}^+ \bullet (t, \text{guard.up}) \text{ in } s \Rightarrow \text{off} \notin \sigma(s \uparrow (t, t + 5))$$

2. Der Schutz alterniert zwischen den beiden möglichen Positionen, beginnend mit *guard.down*:

$$s \downarrow \{\text{guard.down}\} \leq s \downarrow \{\text{guard.up}\} \leq s \downarrow \{\text{guard.down}\} + 1$$

3. Ein- und Ausschalten der Säge ist alternierend:

$$s \downarrow \{\text{off}\} \leq s \downarrow \{\text{on}\} \leq s \downarrow \{\text{off}\} + 1$$

4. Die Säge kann nicht eingeschaltet werden, wenn der Schutz nicht geschlossen ist:

$$\text{off}(s) \Leftrightarrow s \downarrow \text{on} = s \downarrow \text{off}$$

$$\text{guard_down}(s) \Leftrightarrow s \downarrow \text{guard.down} = s \downarrow \text{guard.up}$$

$$\neg \text{off}(s) \Rightarrow \text{guard_down}(s)$$

5. Der Schutz muss bereits 8 Zeiteinheiten geschlossen sein, bevor die Säge eingeschaltet werden kann:

$$\neg \text{off}(s) \Rightarrow \text{end}(s \uparrow \{\text{guard.down}\}) + 8 \leq \text{end}(s \uparrow \{\text{on}\}) \vee s \uparrow \{\text{guard.down}\} = \langle \rangle$$

2 Fischer's Protokoll

2.1 Vereinfachte Version

Annahme Zunächst wird eine vereinfachte Form des Protokolls verwendet: alle versuchen, in die kritische Region zu kommen, aber nur einer schafft es. *k* wird niemals auf 0 gesetzt.

1. Wir wollen zeigen, dass nur ein Prozess die kritische Region betritt:

$$\text{SYSTEM sat } s \downarrow \{\text{enter}\} \leq 1$$

2. Ein Prozess beschreibt die shared-Variable *k*. Hier soll gelten (zugesichert aufgrund des verwendeten Betriebssystems), dass ein gelesener Wert immer der zuletzt geschriebene ist, oder – falls noch nicht geschrieben wurde – 0:

$$\text{VARPROCESS sat } s = s1 \wedge \langle (t, \text{read}.j) \rangle \wedge s2 \Rightarrow$$

$$(\text{last}(s1 \uparrow \text{write}) = \text{write}.j \wedge j \neq 0) \vee ((s1 \uparrow \text{write}) = \langle \rangle \wedge j = 0)$$

In diesem vereinfachten Fall können wir also auch sagen:

$VARPROCESS \text{ sat } read.0 \text{ at } t \Rightarrow no \text{ write at } [0, t) \vee write.0 \text{ in } s$

Wenn dies für den Prozess $VARPROCESS$ gilt, muss es auch für den Prozess $SYSTEM$ gelten, da beide Prozesse über $read$ - und $write$ -Events synchronisiert sind:

$SYSTEM \text{ sat } read.0 \text{ at } t \Rightarrow no \text{ write at } [0, t) \vee write.0 \text{ on } s$

3. Wir spezifizieren, dass jeder Prozess nur seine eigene ID schreibt:

$PROCESS_i \text{ sat } \sigma(s \upharpoonright write) \subseteq \{write.i\}$

Für die Parallelkomposition aller Prozesse gilt also, dass jedes $write.i$ aus dem Prozess $PROCESS_i$ stammt:

$PROCESSES \text{ sat } i \neq j \Rightarrow write.i \notin \sigma(PROCESS_j)$

4. Jeder Prozess schreibt seine ID maximal einmal:

$PROCESS_i \text{ sat } s \downarrow write.i \leq 1$

Damit gilt also für die Parallelkomposition unter Berücksichtigung von 3. :

$PROCESSES \text{ sat } s \downarrow write.i \leq 1$

$SYSTEM \text{ sat } s \downarrow write.i \leq 1$

Das bedeutet u.a., dass kein Prozess ein $write.0$ macht, da kein Prozess die ID 0 hat:

$PROCESS_i \text{ sat } no \text{ write.0 in } s$

Dies muss natürlich auch für die Parallelkomposition gelten sowie für das Gesamtsystem:

$SYSTEM \text{ sat } no \text{ write.0 in } s$

Mit 2. können wir dann folgern:

$SYSTEM \text{ sat } read.0 \text{ at } t \Rightarrow no \text{ write.}\{1..2\} \text{ at } [0, t)$

5. Jeder Prozess kann nur für sich selbst ein $enter$ machen:

$PROCESS_i \text{ sat } \sigma(s \upharpoonright enter) \subseteq \{enter.i\}$

Für die Parallelkomposition gilt also:

$PROCESSES \text{ sat } i \neq j \Rightarrow enter.i \notin \sigma(PROCESS_j)$

6. Jeder Prozess macht nur einmal ein $enter$:

$PROCESS_i \text{ sat } s \downarrow enter.i \leq 1$

Für die Parallelkomposition gilt also:

$PROCESSES \text{ sat } s \downarrow enter.i \leq 1$

$SYSTEM \text{ sat } s \downarrow enter.i \leq 1$

7. Nun müssen die Zeitbedingungen spezifiziert werden. Wenn die kritische Region von einem Prozess erreicht wurde, d.h. ein $enter$ -Event aufgetreten ist, müssen vorher $read$ - und $write$ -Events mit den festgelegten Zeitabständen aufgetreten sein:

$$\begin{aligned} PROCESS_i \text{ sat } T_i = enter.i \text{ in } s \Rightarrow \\ \exists t_i, t'_i, t''_i \bullet read.0 \text{ at } t_i \wedge write.i \text{ at } t'_i \wedge read.i \text{ at } t''_i \wedge \\ t'_i - t_i = a \wedge t''_i - t'_i = b \wedge t_i \leq t'_i \leq t''_i \end{aligned}$$

Die Prozesse $PROCESS_i$ laufen alle unsynchronisiert. Das Event $enter.i$ wird nur vom jeweiligen Prozess $PROCESS_i$ ausgeführt. Aus diesem Grund erfüllt auch die Parallelkomposition aller Prozesse $PROCESS_i$ diese Spezifikation. Diese ist über alle Events $read$ und $write$ mit dem Prozess $VARPROCESS$ synchronisiert, so dass diese Komposition $SYSTEM$ ebenfalls die Spezifikation erfüllen muss.

8. An dieser Stelle wissen wir nun folgendes: $SYSTEM$ garantiert,

- dass der gelesene Wert immer der zuletzt geschriebene ist oder am Anfang die 0.
- dass jede ID nur einmal geschrieben wird.
- dass die Zeitbedingungen eingehalten werden.

Nun muss gezeigt werden, dass nur ein einziges *enter* geschieht, wie in 1. gefordert wird. Wie zeigen dies, indem wir zunächst annehmen, dass zweimal ein *enter* auftritt und diese Annahme zum Widerspruch führen.

s_0 sei eine beliebige Trace, in der *enter.i* und *enter.j* vorkommen mit $i \neq j$ (lt. 5. und 6.). Dann müsste gelten:

$$\begin{aligned} & read.0 \text{ at } t_i \wedge write.i \text{ at } t'_i \wedge read.i \text{ at } t''_i \wedge \\ & read.0 \text{ at } t_j \wedge write.j \text{ at } t'_j \wedge read.j \text{ at } t''_j \wedge \\ & t'_i - t_i = a \wedge t''_i - t'_i = b \wedge t_i \leq t'_i \leq t''_i \wedge t'_j - t_j = a \wedge t''_j - t'_j = b \wedge t_j \leq t'_j \leq t''_j \end{aligned}$$

write.i und *write.j* müssen in der Trace in irgendeiner Weise geordnet sein, selbst wenn sie zum gleichen Zeitpunkt registriert werden. Wir nehmen (ohne Verlust der Allgemeinheit) an, dass *write.j* das letzte Auftreten von *write* ist:

$$write.j = last(s_0 \upharpoonright \{write.i, write.j\})$$

Es gilt nun für s_0 :

$$\begin{aligned} & read.0 \text{ at } t_i \\ & read.0 \text{ at } t_j \text{ und} \\ & write.i \text{ at } t'_i \end{aligned}$$

Also muss gelten:

$$t_j \leq t'_i$$

Für die Trace s_0 sieht es nun folgendermaßen aus:

$$s_0 = s_1 \hat{\ } <(t'_i, read.i)> \hat{\ } s_2 \wedge write.i = last(s_1 \upharpoonright write)$$

Das letzte *write* in s_1 muss *write.i* gewesen sein, damit *read.i* stattfinden kann (nach 2.).

Wir haben ferner festgelegt, dass *write.j* nach *write.i* passiert. In s_1 kann es demnach nicht auftauchen, sondern muss in s_2 sein. Daraus folgt:

$$t''_i \leq t'_j$$

Es gilt also:

- (a) $t_j \leq t'_i$
- (b) $t''_i \leq t'_j$
- (c) $b > a$ (lt. Voraussetzung für Fischer's Protocol)

Daraus folgt:

$$\begin{aligned} & t_j \leq t'_i = t''_i - b \\ & \Leftrightarrow t_j \leq t'_j - b \\ & \Leftrightarrow t_j < t'_j - a \end{aligned}$$

Diese Aussage steht im Widerspruch zur Annahme $t_j = t'_j - a$. Dadurch ist bewiesen, dass nur ein *enter*-Event auftritt, wie in 1. gefordert.

2.2 Allgemeine Version

Auf der vereinfachten Version des Protokolls aufbauend, soll nun gezeigt werden, dass auch die allgemeine Version wie erwartet funktioniert, sofern die einzelnen Komponenten des Systems ihrer Spezifikation entsprechen.

1. Zu zeigen ist diesmal, dass immer nur ein Prozess in der kritischen Region ist:

$$\text{SYSTEM sat } s \downarrow \text{exit} \leq s \downarrow \text{enter} \leq s \downarrow \text{exit} + 1$$

oder auch

$$\text{SYSTEM sat } s = s_1 \wedge \langle (t_1, \text{enter}.i) \rangle \wedge s_2 \wedge \langle (t_2, \text{exit}.i) \rangle \wedge s_3$$

2. Die Spezifikation für den Prozess, der die shared-Variable k modelliert sieht ähnlich aus wie zuvor, nur dass auch der Wert 0 geschrieben werden kann:

$$\begin{aligned} \text{VARPROCESS sat } s &= s_1 \wedge \langle (t, \text{read}.j) \rangle \wedge s_2 \Rightarrow \\ &(\text{last}(s_1 \upharpoonright \text{write}) = \text{write}.j \wedge j \neq 0) \vee \\ &(((\text{last}(s_1 \upharpoonright \text{write}) = \text{write}.0) \vee (s \upharpoonright \text{write}) = \diamond) \wedge j = 0) \end{aligned}$$

Es gilt also:

$$\text{VARPROCESS sat } \text{read}.0 \text{ at } t \Rightarrow \text{no write}. \{1, 2\} \text{ at } [0, t) \vee \text{write}.0 \text{ in } s$$

Wenn dies für den Prozess VARPROCESS gilt, muss es auch für den Prozess SYSTEM gelten, da beide Prozesse über read - und write -Events synchronisiert sind:

$$\text{SYSTEM sat } \text{read}.0 \text{ at } t \Rightarrow \text{no write}. \{1, 2\} \text{ at } [0, t) \vee \text{write}.0 \text{ on } s$$

3. Für die einzelnen Prozesse gilt natürlich weiterhin, dass sie nur enter für ihre eigene ID machen können. Sie können jetzt allerdings außer ihrer eigenen ID auch 0 schreiben. Die Bedingungen, dass nur einmal geschrieben wird, sowie dass niemals der Wert 0 geschrieben wird, gelten natürlich nicht mehr:

$$\text{PROCESS}_i \text{ sat } \sigma(s \upharpoonright \text{write}) \subseteq \{\text{write}.i, \text{write}.0\}$$

$$\text{PROCESS}_i \text{ sat } \sigma(s \upharpoonright \text{enter}) \subseteq \{\text{enter}.i\}$$

$$\text{PROCESSES sat } i \neq j \Rightarrow \text{write}.i \notin \sigma(\text{PROCESS}_j)$$

$$\text{PROCESSES sat } i \neq j \Rightarrow \text{enter}.i \notin \sigma(\text{PROCESS}_j)$$

4. Die Zeitbedingung wird komplizierter, da auch das exit sowie das $\text{write}.0$ berücksichtigt werden müssen. Außerdem ist das enter nicht mehr auf ein Auftreten im Prozess beschränkt, sondern kann beliebig oft geschehen:

$$\begin{aligned} \text{PROCESS}_i \text{ sat } T_i &= \text{enter}.i \text{ in } s \Rightarrow \exists t_i, t_i^2, t_i^3, t_i^4, t_i^5, t_i^6 \bullet \\ &\text{read}.0 \text{ at } t_i \wedge \text{write}.i \text{ at } t_i^2 \wedge \text{read}.i \text{ at } t_i^3 \wedge \text{enter}.i \text{ at } t_i^4 \wedge \text{write}.0 \text{ at } t_i^5 \wedge \text{exit}.i \text{ at } t_i^6 \wedge \\ &t_i^2 - t_i = a \wedge t_i^3 - t_i^2 = b \wedge t_i \leq t_i^2 \leq t_i^3 \leq t_i^4 \leq t_i^5 \leq t_i^6 \wedge \\ &(s \upharpoonright [t_i, t_i^6]) \downarrow \text{enter}.i = 1 \wedge \\ &s \downarrow \text{write}.0 \leq s \downarrow \text{enter}.i \leq s \downarrow \text{write}.0 + 1 \wedge \\ &s \downarrow \text{exit}.i \leq s \downarrow \text{write}.0 \leq s \downarrow \text{exit}.i + 1 \end{aligned}$$

Für jedes $\text{enter}.i$ in einer Trace gilt also, dass die Reihenfolge der Events eingehalten werden muss, die Zeitbedingungen a und b korrekt eingehalten werden, die zeitliche Reihenfolge der Events stimmt und nur jeweils ein $\text{enter}.i$ auftritt.

Für jeden einzelnen Prozess gilt also:

$$\text{PROCESS}_i \text{ sat } s \downarrow \text{exit}.i \leq s \downarrow \text{enter}.i \leq s \downarrow \text{exit}.i + 1$$

Durch die Parallelkomposition gilt dies auch für PROCESSES und SYSTEM

$$\text{PROCESSES sat } s \downarrow \text{exit}.i \leq s \downarrow \text{enter}.i \leq s \downarrow \text{exit}.i + 1 \wedge i \in \{1, 2\}$$

$$\text{SYSTEM sat } s \downarrow \text{exit}.i \leq s \downarrow \text{enter}.i \leq s \downarrow \text{exit}.i + 1 \wedge i \in \{1, 2\}$$

5. Nun muss gezeigt werden, dass die Prozesse die kritische Region nicht gleichzeitig betreten können. Wenn dies der Fall ist, gilt automatisch die Bedingung aus 1., da sie für jeden einzelnen Prozess an sich ja stimmt. Der Beweis folgt analog zur vereinfachten Version durch Widerspruch.

s_0 ist eine beliebige Trace die folgende Events in dieser Reihenfolge enthält: $enter.i$, $enter.j$ und $exit.i$, $i \neq j$. Es muss also gelten:

$$read.0 \text{ at } t_i \wedge write.i \text{ at } t_i^2 \wedge read.i \text{ at } t_i^3 \wedge enter.i \text{ at } t_i^4 \wedge write.0 \text{ at } t_i^5 \wedge exit.i \text{ at } t_i^6 \wedge \\ read.0 \text{ at } t_j \wedge write.j \text{ at } t_j^2 \wedge read.j \text{ at } t_j^3 \wedge enter.j \text{ at } t_j^4 \wedge write.0 \text{ at } t_j^5 \wedge exit.j \text{ at } t_j^6 \wedge \\ t_i^2 - t_i = a \wedge t_i^3 - t_i^2 = b \wedge t_j^2 - t_j = a \wedge t_j^3 - t_j^2 = b \dots$$

$write.i$ und $write.j$ müssen in der Trace in irgendeiner Weise geordnet sein, selbst wenn sie zum gleichen Zeitpunkt registriert werden. Wir nehmen (ohne Verlust der Allgemeinheit) an, dass $write.j$ nach $write.i$ auftritt ...

Wenn man den Kram also nochmal durchexzerziert, kommt man zum gleichen Ergebnis wie im vereinfachten Fall. Der Widerspruch beruht auch im Allgemeinen Fall auf der Tatsache, dass irgendein $write$ -Event nach dem anderen stattgefunden haben muss und deshalb nur ein Prozess den korrekten Wert zum Betreten der kritischen Region lesen kann.