

Prof. Rolf Drechsler, drechsler@informatik.uni-bremen.de, MZH 3510  
Heinz Riener, hriener@informatik.uni-bremen.de, MZH 3080

## 2. Übungsblatt zur Vorlesung Technische Informatik 1

### Aufgabe 1

(2 Punkte)

- Beschreibe den Unterschied zwischen synchroner und asynchroner Datenübertragung auf einem Bussystem.
- Welche Vorteile und Nachteile haben die jeweiligen Übertragungs-Schemata?


### Aufgabe 2

(6 Punkte)


Ein *Arbiter* ist eine Komponente, die den Zugriff mehrerer Geräte auf eine gemeinsame Ressource regelt. Abbildung 1(a) zeigt die schematische Darstellung eines Busses auf den vier Geräte zugreifen können. Da zu jeder Zeit nur ein Gerät die Datenleitungen benutzen darf, wird der Arbiter benötigt. Bevor ein Gerät den Bus benutzt, signalisiert es die Anforderung (*Request*). Der Arbiter entscheidet dann, welchem Gerät der Bus zugeteilt wird und reagiert mit einer entsprechenden Bestätigung (*Acknowledge*).

In dieser Aufgabe ist ein Arbiter für vier Geräte zu realisieren. Jedes Gerät hat eine Request-Leitung ( $r_0, r_1, r_2, r_3$ ). Der Arbiter signalisiert einem Gerät über die Acknowledge-Leitung ( $a_0, a_1, a_2, a_3$ ), ob es den Bus zugeteilt bekommt. Dabei dürfen keine zwei Geräte gleichzeitig ein Acknowledge erhalten.

Gib eine Boolesche Funktion  $A : \mathbb{B}^4 \rightarrow \mathbb{B}^4$  durch eine Wahrheitstabelle und durch Boolesche Ausdrücke an, die diesen Arbiter realisiert. Dabei fordert Gerät  $i$  den Bus durch  $r_i = 1$  an und gibt den Bus durch  $r_i = 0$  wieder frei. Der Bus wird an Gerät  $i$  durch  $a_i = 1$  zugeteilt. Priorität bei der Busvergabe hat das Gerät mit der kleinsten Zahl, d.h. wenn z.B. Gerät 1 und Gerät 2 den Bus zugleich anfordern, wird der Bus an Gerät 1 zugewiesen.



(a) Bus mit 4 Geräten und Arbiter



(b) Blockschaltbild des Arbiters

Abbildung 1: Bus-Arbiter

### Aufgabe 3

(2 Punkte)

Zeige (z.B. in MIPS-Assembler), dass es möglich ist, eine Zuweisung mittels

- relativer Adressierung ( $PC := Mem[PC] + offset$ )
- indizierter Adressierung ( $Rdest := Mem[Rsrc + index]$ )

nur unter Verwendung von absoluter Adressierung ( $Rdest := Mem[Rsrc]$ ) zu realisieren.

#### Aufgabe 4

(4 Punkte)

Es soll ein neuer Rechner für ein spezielles Einsatzgebiet entworfen werden. Die Rechengenauigkeit aller Operationen soll 16 Bit sein. Aufgrund der vorkommenden Operationen werden 182 Instruktionen benötigt. Der Rechner hat 40 Register bei einem Adressraum von maximal 250K. Es wird eine Load/Store-Architektur verwendet: Befehle, die auf den Speicher zugreifen, haben zwei Register als Operanden (Befehl 1:  $R_{\text{dest}} := \text{Mem}[R_{\text{src}}]$ , Befehl 2:  $\text{Mem}[R_{\text{src}}] := R_{\text{dest}}$ ). Kein Befehl hat mehr als drei Operanden, mindestens zwei Operanden sind Register, der dritte kann eine 8-Bit-Konstante oder ein Register sein.

- Wie breit müssen die Register mindestens sein?
- Wieviele Bit werden benötigt, um eine Instruktion zu codieren?

Begründe Deine Überlegungen.

#### Aufgabe 5

(6 Punkte)

Die *Fibonacci-Folge* ist rekursiv definiert durch

$$\text{fib}(n) = \begin{cases} 0, & n = 0 \\ 1, & n = 1 \\ \text{fib}(n-2) + \text{fib}(n-1), & n > 1 \end{cases}$$

Gib ein **iteratives** MIPS-Assembler-Programm an, welches die n-te Fibonacci-Zahl berechnet. Der Parameter n steht zu Beginn in dem Register \$t0 zur Verfügung. Kommentiere die einzelnen Assemblerbefehle.

**Abgabetermin: vor Beginn der Vorlesung am 05. Mai 2011**