Homepage Sitemap Contact




Home « Studies « Master Thesis
Dear reader,

entering a dialog to find interesting topics for Bachelor-, Master- and Diploma theses has been proven benefitial for our working group in the past.

Thus we do not supply a fixed list of topics to choose from. Please don't hesitate to contact us personally or by phone or email.

Regards,
Prof. Dr. Rolf Drechsler


Choose a document for viewing:

All Bachelor Master Diploma
2017 anzeigen
anzeigen
2016 anzeigen
anzeigen
2015 anzeigen
anzeigen
anzeigen
2014 anzeigen
anzeigen
anzeigen
2013 anzeigen
anzeigen
2012 anzeigen
anzeigen
anzeigen
2011 anzeigen anzeigen anzeigen
2010 anzeigen anzeigen
2009 anzeigen anzeigen
2008 anzeigen
2007 anzeigen
2006 anzeigen
2005 anzeigen


NameTopic
Jan CarstensTestmustergenerierung durch Kombination Boolescher Beweiser
Jannes Dinse System-on-Chip Entwurf eines RISC mit einem FPGA
Alexander FinderHeuristische Verfahren zur Logiksynthese für Pseudo Kronecker Ausdrücke
Manuel FriebusVisualisierung von SystemC auf Systemebene
Finn HaedickeConstraint gesteuerte pseudo-zufällige Stimuli-Erzeugung basierend auf SMT-Beweisern
Hoang M. LeFormal Verification of abstract SystemC designs via Bounded Model Checking
Olaf von der AheFormale Verifikation von sequentiellen Schaltkreisen mittels QBF-Beweisern
Hongyan ZhangModellierung, Validation und Verifikation der SIMATIC S5 CPU



Following the links Team and Alumni you can observe a list of active co-workers and finished Ph.D. students.



Deutsch








Sitemap Kontakt

ISMVL2014 DUHDE