HOME | CONTACT

Logo Universtity of Bremen
LOGO AGRA | AG Rechnerarchitektur



Group of Computer Architecture / AGRA | Computer Science | Faculty 03 | University of Bremen
Only available in German

Technische Informatik 1
G | 03-BA-700.11

In der Lehrveranstaltung werden der prinzipielle Aufbau eines Rechners sowie die darunterliegenden Hardware-Konzepte eingeführt.

Die wesentlichen Aspekte hierbei sind:

  • Kenntnisse über die unterschiedlichen Ebenen und Sprachen und die daraus resultierenden Sichtweisen eines Rechners bzw. eines Systems. Hierzu werden die verwendeten Komponenten im Einzelnen besprochen und systematisch deren Zusammenhang beschrieben.
  • Kenntnisse über digitale Schaltungen und wie auf deren Basis die zuvor eingeführten Komponenten eines Rechners umgesetzt werden können. Implementierungsabhängige Aspekte werden besprochen und Optimierungskriterien bzgl. des Schaltungsentwurfs werden vorgestellt.
Dem entsprechen zwei inhaltliche Schwerpunkte:

Rechnerarchitektur
  • Rechnersichtweisen: Ebenen und Sprachen, Hierarchie, Compiler, Interpreter
  • Aufbau und Funktionsweise: Hardware, Software, Firmware, Aufbau eines von-Neumann-Rechners, Arbeitsspeicher, Speicherzelle, Arbeitsweise eines Prozessors, Speicher, I/O Busse
  • Befehlssatz: RISC, CISC, Designprinzipien
  • Pipelining
  • Speicher: Hierarchie, Organisation, Caches, Hintergrundspeicher
  • Parallelität: Ausprägungen, Klassifikation von parallelen Rechnerarchitekturen, Exkurs über Verbindungsstrukturen
Digitale Schaltungen und Rechnerorganisation:
  • Schaltkreise: Technologien, Definition, Kosten, Semantik von kombinatorischen Schaltkreisen, Simulation, Teilschaltkreise, Hierarchischer Entwurf, Beispiele
  • Kodierung: Zeichen, Zahlen, Zahlensysteme, Übertragung, Fehlerkorrektur, Hamming-Code, Huffman-Code, Festkommadarstellungen, Zahlendarstellung durch Betrag und Vorzeichen, Einer-/Zweierkomplement-Darstellung, Gleitkommadarstellung (IEEE-754 Format)
  • Boolescher Kalkül: Funktion, Algebra, Ausdrücke, alternative Funktionsdarstellung, z.B. durch Entscheidungsdiagramme
  • Zweistufige Schaltungen: Logiksynthese, Implikanten, Primimplikanten, Minimierung, Quine/McCluskey, Überdeckungsproblem
  • Integrierte Schaltungen, arithmetische Schaltungen, ALU
  • Schaltungen mit speichernden Elementen
Links:
  • Befehlssatz MIPS R2000 - eine Referenz mit Syntax und Kurzbeschreibung aller Befehle.
  • SPIM - ein MIPS R2000/R3000 Simulator, mit dem entsprechende Assembler-Programme laufen.
  • MARS - ein weiterer MIPS Simulator.
Literatur:
  • B. Becker, P. Molitor, Technische Informatik, Oldenbourg Wissenschafts Verlag, 2008
  • B. Becker, R. Drechsler, P. Molitor, Technische Informatik - Eine Einführung, Pearson Education Deutschland, 2005
  • A. Tanenbaum, T. Austin, Rechnerarchitektur, Pearson Studium, 2014
  • D. Hoffmann, Grundlagen der Technischen Informatik, Hanser Verlag, 2007
  • S. Shiva, Computer, Organization, Design, and Architecture, CRC Press, 2014
Ergänzende Literatur:
  • H. Wuttke, K. Henke, Schaltsysteme, Pearson Studium, 2002
  • W. Stallings, Computer Organization & Architecture, Prentice Hall, 2002
  • C. Siemers, A. Sikora, Taschenbuch Digitaltechnik, Fachbuchverlag Leipzig, 2002
  • T. Beierlein, O. Hagenbruch, Taschenbuch Mikroprozessortechnik, Fachbuchverlag Leipzig, 2001
  • D. Patterson, J. Hennessy, Rechnerorganisation und -entwurf: Die Hardware/Software-Schnittstelle, Spektrum akademischer Verlag, 2005
  • R. E. Bryant, Graph-Based Algorithms for Boolean Function Manipulation, IEEE Trans. Comput., 35, 677-691, 1986

Veranstalter:
Prof. Dr. Rolf Drechsler, Dr. Robert Wille, Philipp Niemann

Ort & Zeit:

Vorlesung:
Di 08:00 - 10:00 NW1 H 1 - H0020
Do 08:00 - 10:00 NW1 H 1 - H0020

Tutorien:

Zeit

Raum

Tutor
Mo, 8-10 Uhr MZH 1110 Kenneth Schmitz
Mo, 12-14 Uhr MZH 5210 Patrick Röhrs
Mo, 14-16 Uhr MZH 1470 Arman Allahyari-Abhari
Mo, 14-16 Uhr GW1 A0010 Philipp Niemann
Mo, 16-18 Uhr Cartesium 0.01 Holger Schultheis
Di, 10-12 Uhr GW1 A0010 Frank Dylla
Di, 10-12 Uhr MZH 1090 Holger Schultheis
Mi, 8-10 Uhr SFG 2070 Frank Dylla
Mi, 8-10 Uhr SFG 2060 Marcel Walter


©2023 | Group of Computer Architecture | Contact | Legal & Data Privacy