Homepage Sitemap Contact




Home « Studies « Teaching Materials
Sorry, only available in german.


Methoden der Verifikation (03-701.05)

Dieses Seminar geht der Frage nach, wie die Korrektheit von Schaltungen nachgewiesen werden kann. Im Gegensatz zur Simulation von Schaltungen, deren Grenze z.B. durch den Pentium-Bug aufgezeigt wurde, ist das Ziel der formalen Verfikation der Korrektheitsbeweis.

Formale Verifikation lässt sich in zwei Bereiche einordnen:
Äquivalenzvergleich und Modellprüfung.

Es sollen aus beiden Gebieten Verfahren vorgestellt werden. Wichtige Techniken hierbei sind die effiziente Repräsentation von Booleschen Funktionen (DDs) und SAT-Solver. Im Rahmen der Verfahren zur Modellprüfung sollen temporale Logiken, wie z.B. CTL und LTL, betrachtet werden.

Ausgehend von einer kurzen Einführung über den Hardware-Entwurfprozess soll das Seminar bis zur aktuellen Forschung führen.

Literatur:
  • Originalarbeiten dienen als Grundlage der Seminarvorträge
  • Thomas Kropf, Introduction to Formal Hardware Verification, Springer, 1999.
  • R. Drechsler, B. Becker: Graphenbasierte Funktionsdarstellung, Teubner, 1998

Weitere Literatur, geplante Vorträge und Folien:



[Folien (ausser Übungsblätter) nur aus dem Campusnetz erreichbar]




  Zur Liste der Lehrveranstaltungen der Universität Bremen




zurück





Deutsch








Sitemap Kontakt

ISMVL2014 DUHDE