Homepage Sitemap Contact




Home « Studies « Teaching Materials
Sorry, only available in german.


Digital Systems Modeling using Verilog and SystemVerilog: Design, Test and Synthesis

(in englischer Sprache) Themen:

  • Digital systems design using Verilog
  • HDL simulation
  • Building robust testbenches using SystemVerilog
  • Good practices in Digital systems verification using SVA
  • Basic static timing analysis and HW optimization
  • Importance of synthesis concept




[Folien (ausser Übungsblätter) nur aus dem Campusnetz erreichbar]




  Zur Liste der Lehrveranstaltungen der Universität Bremen




zurück





Deutsch








Sitemap Kontakt

ISMVL2014 DUHDE