Homepage Sitemap Contact




Home « Studies « Teaching Materials
Sorry, only available in german.


Modellierung digitaler Systeme auf Register-Transfer-Ebene (RTL) mit Verilog HDL

Die Register-Transfer-Ebene (englisch Register Transfer Level, RTL) ist eine Abstraktionsebene in der Hardware-Modellierung von integrierten Schaltkreisen. Beim Entwurf auf dieser Ebene wird das System durch den Signalfluss zwischen den Registern spezifiziert.

Hardwarebeschreibungssprachen (HDL) wie Verilog verwendet auf RTL, um High-Level-Darstellungen von Schaltkreisen zu erstellen. Verilog wurde entwickelt, um den Prozess zu vereinfachen und die HDL robuster und flexibler zu gestalten. Heute ist Verilog das populärste HDL, das in der Semiconductor Industrie verwendet und praktiziert wird.

Themen:

  • Modellierung digitaler Systeme mit Verilog
  • HDL Simulation
  • Erstellen robuster Testbenches mit Verilog
  • Grundlegende statische Timing-Analyse und HW-Optimierung
  • Bedeutung des Synthese Konzepts




[Folien (ausser Übungsblätter) nur aus dem Campusnetz erreichbar]




  Zur Liste der Lehrveranstaltungen der Universität Bremen




zurück





Deutsch








Sitemap Kontakt

ISMVL2014 DUHDE