Durch die Zunahme der Komplexität der VLSI-Schaltungen, sind die Kosten für die Testphase drastisch gestiegen. Die Testbarkeit eines Schaltungsdesigns muss schon früh im Entwurfsprozess berücksichtigt werden. Nur so können die Testkosten niedrig gehalten werden und die Testbarkeit der fertiger Schaltungen garantiert werden.

Meine Hauptinteressen in der Forschung lagen bisher vor allem in der Entwicklung von effizienten Verfahren und Datenstrukturen für die Logiksynthese und die simulationsbasierte Verifikation von Schaltungen. Hier gibt es sicher noch viel zu tun, denn die Problemstellungen sind oft wirklich "harte Nüsse". In Zukunft möchte ich auch evolutionäre Algorithmen oder Suchverfahren, wie sie aus der künstlichen Intelligenz bekannt sind, einsetzen.

In der Gruppe beschäftige ich mich mit den SAT-Problemen und ihren Anwendungen in der Praxis. Besonders interesiere ich mich für die Klassen maxSAT und max weighted SAT.

Ich bin seit Februar 2006 Sekretärin in der AG Rechnerarchitektur. Zu meinen Aufgaben gehören organisatorische und verwaltungs- technische Tätigkeiten.

Ich befasse mich hauptsächlich mit der Entwicklung evolutionärer Algorithmen, besonders für den elektronischen Schaltungsentwurf. Zusammen lernen und arbeiten um bessere Lösungen für schwere Probleme zu finden macht Spaß.

Ich beschäftige mich in der Forschung mit dem Entwurf von Schaltungen und Systemen.

Sowohl in Forschung als auch Lehre bin ich hauptsächlich im Bereich der Evolutionären Algorithmen tätig. Hierzu werden für Studierende im Hauptstudium einführende, aber auch vertiefende Lehrveranstaltungen angeboten. Der Forschungsbereich konzentriert sich auf Anwendungen und Optimierungsprobleme aus der Welt des Schaltkreisentwurfs, die auf der Basis von Evolutionären Algorithmen untersucht und bearbeitet werden.

Publikationsliste

Meine Forschungsinteressen konzentrieren sich hauptsächlich auf die Bereiche der On-Chip-Bus-Architektursynthese, der Robustheitsaspekte in der Synthese und des low-power-Designs. Ziel meiner Arbeit ist die Entwicklung neuer Algorithmen zur Lösung zukünftiger SoC Entwurfsprobleme.

Mein primäres Forschungsinteresse gilt der Anwendung formaler Methoden zur Verifikation von SoC. Präziser gesagt untersuche ich die Verbindungen zwischen Design und Spezifikation eines Modells. Ziel dieser Arbeit ist die Beschleunigung des traditionellen model checking für gegebene Komponenten.

Darüber hinaus arbeite ich an einer Methode zur automatischen Abstraktion von Komponenten ausgehend von ihrer Spezifikation. Die zuvor abstrahierten Komponenten können im Framework CEGAR (www-asim.lip6.fr/~cecile) verifiziert werden.

In der Forschung befasse ich mich mit dem Problem der Logiksynthese. Der Schwerpunk liegt bei der Synthese und Minimierung von reversiblen Logik Funktionen. Diese sind von Wichtigkeit in der Entwicklung von Quanten Computern.

Ich bin Promotionsstudent in der Gruppe Rechnerarchitektur. In der Forschung interessiere ich mich hauptsächlich für Evolutionäre Algorithmen (EA) und die Mehrzieloptimierung (MOO). Hierbei liegt der Schwerpunkt in der Optimierung des Schaltkreisentwurfs. Zu diesem Zweck plane ich, EAs und die MOO auf Probleme des VLSI-CAD anzuwenden, z.B. in Anwendungen des HW-SW-Codesign/Co-Simulation.