Meine Schwerpunkte liegen einerseits in der Forschung und da insbesondere in der technischen Dokumentation und formalen Spezifikation von Schaltungen und Systemen, andererseits in der Betreuung von diversen Lehrveranstaltungen und Seminaren im Grund- und Hauptstudium.

Durch die Zunahme der Komplexität der VLSI-Schaltungen, sind die Kosten für die Testphase drastisch gestiegen. Die Testbarkeit eines Schaltungsdesigns muss schon früh im Entwurfsprozess berücksichtigt werden. Nur so können die Testkosten niedrig gehalten werden und die Testbarkeit der fertiger Schaltungen garantiert werden.

Meine Hauptinteressen in der Forschung lagen bisher vor allem in der Entwicklung von effizienten Verfahren und Datenstrukturen für die Logiksynthese und die simulationsbasierte Verifikation von Schaltungen. Hier gibt es sicher noch viel zu tun, denn die Problemstellungen sind oft wirklich "harte Nüsse". In Zukunft möchte ich auch evolutionäre Algorithmen oder Suchverfahren, wie sie aus der künstlichen Intelligenz bekannt sind, einsetzen.

In der Gruppe beschäftige ich mich mit den SAT-Problemen und ihren Anwendungen in der Praxis. Besonders interesiere ich mich für die Klassen maxSAT und max weighted SAT.

Ich bin seit Februar 2006 Sekretärin in der AG Rechnerarchitektur. Zu meinen Aufgaben gehören organisatorische und verwaltungs- technische Tätigkeiten.

Ich befasse mich hauptsächlich mit der Entwicklung evolutionärer Algorithmen, besonders für den elektronischen Schaltungsentwurf. Zusammen lernen und arbeiten um bessere Lösungen für schwere Probleme zu finden macht Spaß.

Ich beschäftige mich in der Forschung mit dem Entwurf von Schaltungen und Systemen.

Bereits während meines Studiums der Informatik habe ich für die AG Rechnerarchitektur im Bereich binärer Entscheidungsdiagramme geforscht. Mittlerweile beschäftige ich mich mit der formalen Verifikation und Validierung. Im besonderen untersuche ich die Anwendung von Methoden aus diesem Bereich auf Bahn- und Verkehrstechnik.

In der AG Rechnerarchitektur befasse ich mich mit der Entwicklung von Techniken für Exploration und Visualisierung von Schaltungen. Diese Techniken werden vorrangig im Bereich Hardware-Software Co-Design benötigt, um Applikationen zu entwickeln, welche den Schaltungsentwurf optimieren.

Meine bisherigen Forschungsinteressen lagen im SAT-Solving. Jetzt befasse ich mich in der AG Rechnerarchitektur hauptsächlich mit der Automatischen Testmustergenerierung -- mit dem Hauptziel, beide Techniken miteinander zu verbinden.

Meine Hauptinteressen liegen in drei Themenbereichen: Der vollständigen Suchraumexploration mit Techniken aus dem Schaltkreisentwurf, der Nutzung von Wortebeneninformationen bei der Schaltkreisverifikation und der Fehlerlistensortierung für ATPG.

Meine Forschungsinteressen konzentrieren sich hauptsächlich auf die Bereiche der On-Chip-Bus-Architektursynthese, der Robustheitsaspekte in der Synthese und des low-power-Designs. Ziel meiner Arbeit ist die Entwicklung neuer Algorithmen zur Lösung zukünftiger SoC Entwurfsprobleme.

Ich arbeite am Frauhofer Institut Integrierte Schaltungen, Institutsteil Entwurfsautomatisierung und verstärke von Dresden aus die Arbeitsgruppe tatkräftig. Meine Interessen liegen, getreu dem Motto der Fraunhofer Gesellschaft, vor allem in der anwendungsorientierten Forschung. Hier muss einiges getan werden, um theoretische Verfahren und experimentelle Methoden erfolgreich in der industriellen Praxis einsetzen zu können. In diesem Umfeld beschäftige ich mich mit Statischer und Dynamischer Analyse zur Qualitätssicherung von Schaltkreisen sowie zur Unterstützung der Formalen Verifikation.

Mein primäres Forschungsinteresse gilt der Anwendung formaler Methoden zur Verifikation von SoC. Präziser gesagt untersuche ich die Verbindungen zwischen Design und Spezifikation eines Modells. Ziel dieser Arbeit ist die Beschleunigung des traditionellen model checking für gegebene Komponenten.

Darüber hinaus arbeite ich an einer Methode zur automatischen Abstraktion von Komponenten ausgehend von ihrer Spezifikation. Die zuvor abstrahierten Komponenten können im Framework CEGAR (www-asim.lip6.fr/~cecile) verifiziert werden.

Meine vorrangigen Forschungsinteressen liegen in den Themenbereichen der reversiblen Schaltkreise, der Logik-Synthese sowie dem Booleschen Erfüllbarkeitsproblem (SAT).

Mein Forschungsgebiet ist die Anwendung von Constraint Programming Techniken im Bereich SMT-solving. Insbesondere versuche ich Bitvektorlogik mit dem Erfüllbarkeitsproblem der Aussagenlogik zu kombinieren.

Mein Tätigkeitsbereich ist die Zeitanalyse von digitalen Schaltungen mit dem Schwerpunkt der effizienten Identifizierung der Stimulierbarkeit von Pfaden, bzw. der effizienten Erkennung von falschen Pfaden.
Für den praktischen Einsatz sind dafür Ansätze erforderlich, die auf formalen Methoden aufsetzen, welche eine hohe Robustheit versprechen. Diese werden von mir untersucht bzw. entwickelt.

In der Forschung befasse ich mich mit dem Problem der Logiksynthese. Der Schwerpunk liegt bei der Synthese und Minimierung von reversiblen Logik Funktionen. Diese sind von Wichtigkeit in der Entwicklung von Quanten Computern.

Ich bin Promotionsstudent in der Gruppe Rechnerarchitektur. In der Forschung interessiere ich mich hauptsächlich für Evolutionäre Algorithmen (EA) und die Mehrzieloptimierung (MOO). Hierbei liegt der Schwerpunkt in der Optimierung des Schaltkreisentwurfs. Zu diesem Zweck plane ich, EAs und die MOO auf Probleme des VLSI-CAD anzuwenden, z.B. in Anwendungen des HW-SW-Codesign/Co-Simulation.

Ich bin Professor der Informatik an der University of Victoria (Kanada). Im Rahmen eines Forschungsurlaubes bin ich bis zum März 2009 Gast der Arbeitsgruppe Rechnerarchitektur. Meine Forschungsinteressen umfassen die Synthese reversibler Schaltkreise und Quantenschaltungen sowie Probleme im Gebiet der Entscheidungsdiagramme, mehrwertiger Logik und der Spektrallogik. Meine Homepage an der University of Victoria kann über diesen Link erreicht werden.

Ich bin Associate Professor des Fachbereichs "Electrical & Computer Engineering" an der Universität Utah in den USA. Mein Interesse gilt der Grundlagenforschung für CAD Techniken zur Synthese und Verifikation digitaler VLSI und post-VLSI Systeme. Von März bis Juli verbringe ich ein Forschungssemester an der Universität Bremen. Meine derzeitige Forschung konzentriert sich auf logische & physikalische Synhtese von Photonenlogik, so wie auf die Anwendung algebraischer Techniken zum Zwecke der Entwurfsautomatisierung.
Weitere Informationen finden Sie hier: http://www.ece.utah.edu/~kalla

Ich lehre und forsche an der Purdue University, West Lafayette in den USA, wo ich eine Roscoe H. George Professur für Elektrotechnik und Schaltkreisentwurf inne habe. Meine Forschungsinteressen beinhalten Test/Verifikation und Entwurf von Schaltungen, CAD von nano-skalaren Silizium- und non-Silizium Technologien, low-power Elektronik für portable computing bzw. wireless communications und spintronics. Für ausführliche Informationen steht Ihnen meine Web Page zur Verfügung.

Ich bin Professor für Elektrotechnik und Informatik an der Duke University in Durham (North Carolina), USA. Außerdem habe ich von 2009 bis 2012 einen Lehrstuhl für Software-Theorie an der Tsinghua University in Peking, China. Meine Forschungsinteressen beinhalten Test und Design-for-Testability von integrierten Schaltungen, digitale Mikrofluidik, Biochips, Cyberphysical Systems sowie die Optimierung der Infrastruktur von digitalen Druck- und Produktionssystemen.
Weitere Informationen: http://www.ee.duke.edu/~krish/