Ich vertrete das Fach Rechnerarchitektur in Forschung und Lehre. Hierbei liegt ein Schwerpunkt auf der Entwicklung und dem Einsatz von Schaltkreisentwurfswerkzeugen. Die Forschungsgebiete reichen von Systemebenenbeschreibungen in SystemC über Test- und Verifikationsanwendungen bis hin zur Schaltungssynthese.

Ich bin die Sekretärin für die Arbeitsgruppe Rechnerarchitektur und bin hier für alles aus dem Bereich Sekretariat und Verwaltung zuständig.

Ich bin für die Verwaltung der Arbeitsgruppe zuständig. Mein Aufgabenbereich beinhaltet sämtliche organisatorische und verwaltungstechnische Tätigkeiten.

Ich arbeite als technischer Angestellter in der Arbeitsgruppe Rechnerarchitektur. Meine Aufgabe liegt in der Administration der Rechner der Arbeitsgruppe, sowie der Betreuung und Beratung der Mitarbeiter und Studenten. Ferner bin ich Ansprechpartner für alle technischen Belange der AG Rechnerarchitektur.

Sowohl in Forschung als auch Lehre bin ich hauptsächlich im Bereich der Evolutionären Algorithmen tätig. Hierzu werden für Studierende im Hauptstudium einführende, aber auch vertiefende Lehrveranstaltungen angeboten. Der Forschungsbereich konzentriert sich auf Anwendungen und Optimierungsprobleme aus der Welt des Schaltkreisentwurfs, die auf der Basis von Evolutionären Algorithmen untersucht und bearbeitet werden.

Publikationsliste

Mein Tätigkeitsbereich ist das Erfüllbarkeitsproblem (SAT). Ein Schwerpunkt meiner Interessen ist das effiziente Lösen von SAT-Instanzen. Mein anderer Schwerpunkt liegt im Bereich 'Test Digitaler Schaltungen'. In diesem untersuche ich das Generieren von Testmustern für Dynamische Fehlermodelle auf Basis des Erfüllbarkeitsproblems.

Neben den Tätigkeiten im Übungsbetrieb - Informatiker müssen einfach wissen, wie der Rechner funktioniert - steht die Forschung im Vordergrund. Insbesondere die Formale Verifikation von Schaltkreisen - sie muss leichter werden! Bisher wird kaum formal verifiziert - zu umständlich - das soll sich ändern ...

Bisher habe ich mich mit heuristischen und exakten Optimierungsverfahren in der Logiksynthese befasst. Meine aktuellen Forschungsinteressen liegen in der Analyse und dem Debugging von Schaltkreisen. Konkreter bedeutet dies die automatische Fehlererkennung und -behebung.

Ich beschäftige mich mit dem formalen Nachweis der Fehlertoleranz von Schaltkreisen. Diese müssen, aufgrund steigender Integrationsdichte, robuster gegen transiente Fehler werden. Die Effizienz der Verfahren muss gesteigert werden, um praktische Schaltkreise auf Robustheit überprüfen zu können.

In der AG Rechnerarchitektur befasse ich mich mit der Entwicklung von Techniken für Exploration und Visualisierung von Schaltungen. Diese Techniken werden vorrangig im Bereich Hardware-Software Co-Design benötigt, um Applikationen zu entwickeln, welche den Schaltungsentwurf optimieren.

Mein Forschungsinteresse liegt in der Formalen Verifikation von Schaltkreisen. Ziel der Formalen Verifikation ist es (anders als bei simulationsbasierten Verfahren, deren Grenzen z.B. durch den Pentium Bug aufgezeigt wurden) die Korrektheit von Schaltkreisen zu beweisen.
Vor allem untersuche ich genauer, wie Hochspracheninformationen im Verifikationsprozess Gewinn bringend eingesetzt werden können. Dabei spielt die Systembeschreibungssprache SystemC eine wichtige Rolle.

Meine Arbeit konzentriert sich auf die Integration von problemspezifischem Wissen in die Verifikation auf Systemebene. Dazu werden Wortebenenbeweiser weiterentwickelt und mit klassischen Ansätzen der Verifikation kombiniert.

Mein Forschungsgebiet ist die Anwendung von Constraint Programming Techniken im Bereich SMT-solving. Insbesondere versuche ich Bitvektorlogik mit dem Erfüllbarkeitsproblem der Aussagenlogik zu kombinieren.

Meine Schwerpunkte liegen einerseits in der Forschung und da insbesondere in der technischen Dokumentation und formalen Spezifikation von Schaltungen und Systemen, andererseits in der Betreuung von diversen Lehrveranstaltungen und Seminaren im Grund- und Hauptstudium.

Mein Schwerpunkt in der Arbeitsgruppe liegt in der formalen Verifikation. Insbesondere beschäftige ich mich mit Methoden zur Verifikation von Mikroprozessoren. Neben unterschiedlichen Beweistechniken untersuche ich, wie man die Verifikation automatisieren und damit vereinfachen kann.

Meine vorrangigen Forschungsinteressen liegen in den Themenbereichen des Erfüllbarkeitsproblem (SAT) sowie der Optimierung der False Path Analyse und der Untersuchung von Crosstalks.

Ich beschäftige mich in der Arbeitsgruppe mit der Untersuchung des Booleschen Erfüllbarkeitsproblems (SAT) und betrachte dies auf unterschiedlichen Abstraktionsebenen. Zudem forsche ich im Bereich ATPG und LBIST.

Der Schwerpunkt meiner Arbeit liegt im Bereich von SystemC. Konkret untersuche ich die Möglichkeiten der Analyse und des Debuggings von SystemC Beschreibungen. Einen weiteren Schwerpunkt bildet die Untersuchung von formalen Verifikationsansätzen.

Meine bisherigen Forschungsinteressen lagen im SAT-Solving. Jetzt befasse ich mich in der AG Rechnerarchitektur hauptsächlich mit der Automatischen Testmustergenerierung -- mit dem Hauptziel, beide Techniken miteinander zu verbinden.

Ich konzentriere mich auf die Forschung im Bereich der reversiblen Logik, welche vielversprechende Anwendungen z.B. im Low-Power Design oder für Quantenschaltkreise bietet. Bis heute existiert hierzu noch kein durchgängiger Entwurfsablauf - das muss sich ändern. Dabei betrachte ich insbesondere Aspekte wie Synthese, Verifikation und Diagnose reversibler Schaltungen. Darüber hinaus versuche ich existierende SAT- und SMT-Beweiser zu verbessern sowie sie effizient in Gebieten wie der formalen Hardware Verifikation anzuwenden.

Ich bin Fachinformatikerin im Schwerpunkt Anwendungsentwicklung spezialisiert auf Digitale Medien. Ich beschäftige mich primär mit dem Design und der Entwicklung von Internetseiten basierend auf CMS.