Ich vertrete das Fach Rechnerarchitektur in Forschung und Lehre. Hierbei liegt ein Schwerpunkt auf der Entwicklung und dem Einsatz von Schaltkreisentwurfswerkzeugen. Die Forschungsgebiete reichen von Systemebenenbeschreibungen in SystemC über Test- und Verifikationsanwendungen bis hin zur Schaltungssynthese.

Seit Juli 2010 leite ich eine Nachwuchsgruppe, die in der AG Rechnerarchitektur angesiedelt ist. In den Bereichen Test und Verifikation befasst sich die Nachwuchsgruppe vornehmlich mit der Robustheitsanalyse und neuen Debugging-Ansätzen für Schaltkreise und Systeme.

Als Sekretärin der Arbeitsgruppe Rechnerarchitektur erledige ich sämtliche im Verwaltungsbereich anfallende Aufgaben. Ferner bin ich für die Administration der Drittmittelprojekte in der Arbeitsgruppe zuständig.

Ich bin für die Verwaltung der Arbeitsgruppe zuständig. Mein Aufgabenbereich beinhaltet sämtliche organisatorische und verwaltungstechnische Tätigkeiten.

Ich bin Sekretärin in der Arbeitsgruppe Zuverlässige Eingebettete Systeme und kümmere mich um personelle und projektbezogene Belange.

Ich arbeite als technischer Angestellter in der Arbeitsgruppe Rechnerarchitektur. Meine Aufgabe liegt in der Administration der Rechner der Arbeitsgruppe, sowie der Betreuung und Beratung der Mitarbeiter und Studenten. Ferner bin ich Ansprechpartner für alle technischen Belange der AG Rechnerarchitektur.

Meine Forschungsinteressen umfassen die Verbesserung von SMT Beweisern um sie für die Lösung komplexer Aufgaben zu beschleunigen. Dazu sollen parallele Programmiertechniken verwendet werden wodurch Vorteile existierender Multi-core Architekturen ausgenutzt werden können.

Meine Forschungsinteressen liegen im Bereich des Entwurfs und der Verifikation von eingebetteter Systeme auf Systemebene. Derzeit befasse ich mich mit der Entwicklung simulativer Methoden zur Verifikation von System-On-Chip (SoC) auf abstrakter Entwurfsebene.

Meine Forschung liegt im Bereich des automatischen Debuggings für Eingebettete System. Die Entwicklung von formalen und semi-formalen Methoden steht dabei im Fokus.

Meine Forschungsschwerpunkte liegen im Bereich der (formalen) Verifikation für den Electronic System Level (ESL) Entwurf. Dabei geht es insbesondere um Systembeschreibungen und deren Korrektheit auf hoher Abstraktionsebene.

Sowohl in Forschung als auch Lehre bin ich hauptsächlich im Bereich der Evolutionären Algorithmen tätig. Hierzu werden für Studierende im Hauptstudium einführende, aber auch vertiefende Lehrveranstaltungen angeboten. Der Forschungsbereich konzentriert sich auf Anwendungen und Optimierungsprobleme aus der Welt des Schaltkreisentwurfs, die auf der Basis von Evolutionären Algorithmen untersucht und bearbeitet werden.

Mein Tätigkeitsbereich ist das Erfüllbarkeitsproblem (SAT). Ein Schwerpunkt meiner Interessen ist das effiziente Lösen von SAT-Instanzen. Mein anderer Schwerpunkt liegt im Bereich 'Test Digitaler Schaltungen'. In diesem untersuche ich das Generieren von Testmustern für Dynamische Fehlermodelle auf Basis des Erfüllbarkeitsproblems.

Bisher habe ich mich mit heuristischen und exakten Optimierungsverfahren in der Logiksynthese befasst. Meine aktuellen Forschungsinteressen liegen in der Analyse und dem Debugging von Schaltkreisen. Konkreter bedeutet dies die automatische Fehlererkennung und -behebung.

Ich beschäftige mich mit dem formalen Nachweis der Fehlertoleranz von Schaltkreisen. Diese müssen, aufgrund steigender Integrationsdichte, robuster gegen transiente Fehler werden. Die Effizienz der Verfahren muss gesteigert werden, um praktische Schaltkreise auf Robustheit überprüfen zu können.

Mein Forschungsinteresse liegt in der Formalen Verifikation von Schaltkreisen. Ziel der Formalen Verifikation ist es (anders als bei simulationsbasierten Verfahren, deren Grenzen z.B. durch den Pentium Bug aufgezeigt wurden) die Korrektheit von Schaltkreisen zu beweisen.
Vor allem untersuche ich genauer, wie Hochspracheninformationen im Verifikationsprozess Gewinn bringend eingesetzt werden können. Dabei spielt die Systembeschreibungssprache SystemC eine wichtige Rolle.

Meine Arbeit konzentriert sich auf die Integration von problemspezifischem Wissen in die Verifikation auf Systemebene. Dazu werden Wortebenenbeweiser weiterentwickelt und mit klassischen Ansätzen der Verifikation kombiniert.

Mein Schwerpunkt in der Arbeitsgruppe liegt in der formalen Verifikation. Insbesondere beschäftige ich mich mit Methoden zur Verifikation von Mikroprozessoren. Neben unterschiedlichen Beweistechniken untersuche ich, wie man die Verifikation automatisieren und damit vereinfachen kann.

Ich befasse mich mit der formalen Verifikation von Systemen auf hohen Abstraktionsebenen. Der Schwerpunkt ist momentan die Entwicklung eines vollautomatisierten formalen Verifikationsflows für SystemC-TLM-Modelle, der Eigenschaftsprüfung, Fehlersuche, und Coverage-Analyse umfasst.

Bisher habe ich mich mit dem automatischen Testen von Programmen und der automatischen Testfallerzeugung beschäftigt. Mein Schwerpunkt in der Arbeitsgruppe liegt im Bereich des automatischen Debuggings Eingebetteter Systeme. Die Analyse des Datenflusses steht hierbei im Vordergrund.

Ich beschäftige mich in der AG mit der Analyse und der Verifikation von Software und Hardware. Hierbei liegt der Schwerpunkt auf Hardware/Software Systemen auf Basis von SystemC. Dabei wird insbesondere die Interaktion mit realer Hardware betrachtet.

Die Entwicklung korrekter und zuverlässiger nebenläufiger Programme ist ermüdend und fehleranfällig. Fehlerauswirkungen zeigen sich oft nur unter einem ganz bestimmten Zusammenspiel der ausgeführten Threads. Gleichzeitig fehlt im Gebiet der nebenläufigen Programmierung Unterstützung durch Werkzeuge für Programmierer. Meine Forschung richtet sich auf den Entwurf von automatischen Debugging-Methoden für nebenläufige Programme und umfasst das Auffinden von Fehlern, die Lokalisierung der Fehlerursachen, und letztlich die Reparatur von Programmen.

Der Schwerpunkt meiner Forschung liegt im Bereich der reversiblen Logik, welche unter anderem als Grundlage für Quantencomputer dient und vielversprechende Anwendungen im Bereich des Low-Power Designs bietet. Dabei beschäftige ich mich insbesondere mit der Synthese reversibler Schaltkreise basierend auf Hardwarebeschreibungssprachen. Darüber hinaus bin ich in der Lehre aktiv.

Ich beschäftige mich mit der formalen Verifikation im Electronic System Level-Design, wobei Systeme auf einer höheren Abstraktionsebene betrachtet werden. Außerdem interessiere ich mich für reversible Logik und Quantum Computing.

Ich beschäftige mich in der Arbeitsgruppe mit der formalen Verifikation von formalen Modellen wie z. B. UML. Außerdem beschäftige ich mich mit reversiblen Schaltkreisen und Quantum Computing.

Mein Forschungsschwerpunkt liegt in der Untersuchung aktueller Beschreibungssprachen für den Hardware/Software-Entwurf. Zentrale Fragen sind dabei vor allem, wie solche hybriden Systeme visualisiert werden können und welche technischen Voraussetzungen dafür erfüllt werden müssen.

Die Forschungsschwerpunkte meiner Arbeit liegen im Bereich der Automatisierung des Debuggings und der Diagnose von Systemen. Hierbei kommen sowohl semi-formale als auch formale Techniken zum Einsatz.

Meine Forschungsinteressen umfassen die Lösung komplexer Probleme mithilfe von SAT-Beweisern. Insbesondere untersuche ich dabei, wie Techniken zur massiven Parallelität für die Performanzsteigerung ausgenutzt werden können.

Im Allgemeinen interessieren mich Themenbereiche der Mensch-Computer-Interaktion, wie die Erstellung von Benutzeroberflächen, Entwicklung neuer Interaktionstechniken, deren Umsetzung und Evaluation. In der Arbeitsgruppe konzentriere ich mich auf die Entwicklung einer benutzerfreundlichen Debugging-Schnittstelle.

Meine Tätigkeit umfasst die projektspezifische Unterstützung in kaufmännischen und organisatorischen Belangen. Darüber hinaus liegt ein weiterer Schwerpunkt meiner Arbeit im Bereich des Marketing.

Ich konzentriere mich auf die Forschung im Bereich der reversiblen Logik, welche vielversprechende Anwendungen z.B. im Low-Power Design oder für Quantenschaltkreise bietet. Bis heute existiert hierzu noch kein durchgängiger Entwurfsablauf - das muss sich ändern. Dabei betrachte ich insbesondere Aspekte wie Synthese, Verifikation und Diagnose reversibler Schaltungen. Darüber hinaus versuche ich existierende SAT- und SMT-Beweiser zu verbessern sowie sie effizient in Gebieten wie der formalen Hardware Verifikation anzuwenden.

Ich beschäftige mich in der Arbeitsgruppe mit der Visualisierung von Schaltungen spezifiziert in Hardwarebeschreibungssprachen. Insbesondere liegt mein Forschungsinteresse in der Entwicklung von Visualisierungsverfahren für Beschreibungen von Hardware auf „höheren“ Ebenen.

Den Schwerpunkt meiner Forschung bildet der „Test reversibeler Schaltungen“. Insbesondere beschäftige ich mich mit Fehlermodellen und ATPG reversibler Schaltungen.

Ich bin Fachinformatikerin im Schwerpunkt Anwendungsentwicklung spezialisiert auf Digitale Medien. Ich beschäftige mich primär mit dem Design und der Entwicklung von Internetseiten basierend auf CMS.