|
Home « Team « Publikationen
» Publikationen von
Eleonora Schönborn
|
 |
BÜCHER |
 |
|
BUCHBEITRÄGE |
|
|
ZEITSCHRIFTEN |
|
|
KONFERENZEN |
|
» Circuit Line Minimization in the HDL-based Synthesis of Reversible Logic
|
|
|
|
Autor:
|
|
Robert Wille, Mathias Soeken, Eleonora Schönborn, Rolf Drechsler |
| Konferenz: |
|
IEEE Computer Society Annual Symposium on VLSI (ISVLSI) |
Referenz:
|
| pp. 213-218, Amherst, USA, 2012
| Hyperlink:
|
| [Link zur Konferenz]
| PDF:
|
| [hier ansehen]
|
» Designing a RISC CPU in Reversible Logic
|
|
|
|
Autor:
|
|
Robert Wille, Mathias Soeken, Daniel Große, Eleonora Schönborn, Rolf Drechsler |
| Konferenz: |
|
41st International Symposium on Multiple-Valued Logic (ISMVL) |
Referenz:
|
| pp. 170-175, Tuusula, 2011
| Hyperlink:
|
| [Link zur Konferenz]
| PDF:
|
| [hier ansehen]
|
|
WORKSHOPS |
|
» Designing a RISC CPU in Reversible Logic
|
|
|
|
Autor:
|
|
Robert Wille, Mathias Soeken, Daniel Große, Eleonora Schönborn, Rolf Drechsler |
| Workshop: |
|
14. ITG/GMM/GI-Workshop "Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen" |
Referenz:
|
| pp. 249-258, Oldenburg, 2011
| Hyperlink:
|
| [Link zum Workshop]
|
|
|
|
