Testen digitaler Chips mit eingebetteten Speichern

Oft enthalten hochintegrierte Chips nicht nur funktionale Logik, sondern auch große Speicherblöcke; Beispiele dafür sind Prozessoren mit Cachespeicher. Um einen solchen Chip auf korrekte Funktion zu testen, werden gewöhnlich unter anderem Scantests für die funktionale Logik benutzt und zur Überprüfung der eingebetteten Speicherblöcke wird Steuerlogik für einen Memory Built-in Self Test (MBIST) hinzugefügt. Diese Tests brauchen zusätzlichen Aufwand, der dadurch gerechtfertigt ist, dass bei der Produktion der Chips diese zuverlässig, schnell und kostengünstig getestet werden können.

Für den Scantest werden Flipflops und/oder Latches, die den Zustand speichern, zu einer Kette verbunden. Mittels dieser zusätzlichen Scanarchitektur kann dann ein beliebiger Zustand in die Kette von außen `hineingeschoben', der Chip mit diesem Zustand getestet und dann der Folgezustand durch `hinausschieben' aus der Kette überprüft werden.

Für den Memory Built-in Self Test (MBIST) wird Steuerungslogik hinzugefügt, welche Speicher-adressen generiert, Daten zu den entsprechenden Adressen schreibt, wieder Daten zurückliest und dann vergleicht, ob die Daten korrekt gespeichert wurden. Normalerweise werden diese weit verbreiteten Tests in zwei unterschiedlichen Schritten durchgeführt, da sich ohne besondere Vorkehrungen diese beiden Testmethoden gegenseitig stören. Jedoch kann ein gleichzeitiges Ausführen die Zeit für das Testen reduzieren und Stresstests effizienter machen. Ein neuer Ansatz dazu zeigt, dass mit nur geringen Erweiterungen der Testlogik dies erreicht werden kann.

Mehr Informationen

Ansprechpartner: Prof. Dr. Rolf Drechsler