Ich vertrete das Fach Rechnerarchitektur in Forschung und Lehre. Hierbei liegt ein Schwerpunkt auf der Entwicklung und dem Einsatz von Schaltkreisentwurfswerkzeugen. Die Forschungsgebiete reichen von Systemebenenbeschreibungen in SystemC über Test- und Verifikationsanwendungen bis hin zur Schaltungssynthese.

Ich bin die Sekretärin für die Arbeitsgruppe Rechnerarchitektur und bin hier für alles aus dem Bereich Sekretariat und Verwaltung zuständig.

Ich bin die Sekretärin der Arbeitsgruppe. Mein Aufgabenbereich beinhaltet sämtliche organisatorische und verwaltungstechnische Tätigkeiten.

Ich arbeite als technischer Angestellter in der Arbeitsgruppe Rechnerarchitektur. Meine Aufgabe liegt in der Administration der Rechner der Arbeitsgruppe, sowie der Betreuung und Beratung der Mitarbeiter und Studenten. Ferner bin ich Ansprechpartner für alle technischen Belange der AG Rechnerarchitektur.

Mein Tätigkeitsbereich ist das Erfüllbarkeitsproblem (SAT). Ein Schwerpunkt meiner Interessen ist das effiziente Lösen von SAT-Instanzen. Mein anderer Schwerpunkt liegt im Bereich 'Test Digitaler Schaltungen'. In diesem untersuche ich das Generieren von Testmustern für Dynamische Fehlermodelle auf Basis des Erfüllbarkeitsproblems.

Neben den Tätigkeiten im Übungsbetrieb - Informatiker müssen einfach wissen, wie der Rechner funktioniert - steht die Forschung im Vordergrund. Insbesondere die Formale Verifikation von Schaltkreisen - sie muss leichter werden! Bisher wird kaum formal verifiziert - zu umständlich - das soll sich ändern ...

In der AG Rechnerarchitektur befasse ich mich mit der Entwicklung von Techniken für Exploration und Visualisierung von Schaltungen. Diese Techniken werden vorrangig im Bereich Hardware-Software Co-Design benötigt, um Applikationen zu entwickeln, welche den Schaltungsentwurf optimieren.

Mein Forschungsinteresse liegt in der Formalen Verifikation von Schaltkreisen. Ziel der Formalen Verifikation ist es (anders als bei simulationsbasierten Verfahren, deren Grenzen z.B. durch den Pentium Bug aufgezeigt wurden) die Korrektheit von Schaltkreisen zu beweisen.
Vor allem untersuche ich genauer, wie Hochspracheninformationen im Verifikationsprozess Gewinn bringend eingesetzt werden können. Dabei spielt die Systembeschreibungssprache SystemC eine wichtige Rolle.

Bereits während meines Studiums der Informatik habe ich für die AG Rechnerarchitektur im Bereich binärer Entscheidungsdiagramme geforscht. Mittlerweile beschäftige ich mich mit der formalen Verifikation und Validierung. Im besonderen untersuche ich die Anwendung von Methoden aus diesem Bereich auf Bahn- und Verkehrstechnik.

Mein Schwerpunkt in der Arbeitsgruppe liegt in der formalen Verifikation. Insbesondere beschäftige ich mich mit Methoden zur Verifikation von Mikroprozessoren. Neben unterschiedlichen Beweistechniken untersuche ich, wie man die Verifikation automatisieren und damit vereinfachen kann.

Meine Hauptinteressen liegen in drei Themenbereichen: Der vollständigen Suchraumexploration mit Techniken aus dem Schaltkreisentwurf, der Nutzung von Wortebeneninformationen bei der Schaltkreisverifikation und der Fehlerlistensortierung für ATPG.

Meine Schwerpunkte liegen einerseits in der Forschung und da insbesondere in der technischen Dokumentation und formalen Spezifikation von Schaltungen und Systemen, andererseits in der Betreuung von diversen Lehrveranstaltungen und Seminaren im Grund- und Hauptstudium.

Meine vorrangigen Forschungsinteressen liegen in den Themenbereichen des Erfüllbarkeitsproblem (SAT) sowie der Optimierung der False Path Analyse und der Untersuchung von Crosstalks.

Ich arbeite am Frauhofer Institut Integrierte Schaltungen, Institutsteil Entwurfsautomatisierung und verstärke von Dresden aus die Arbeitsgruppe tatkräftig. Meine Interessen liegen, getreu dem Motto der Fraunhofer Gesellschaft, vor allem in der anwendungsorientierten Forschung. Hier muss einiges getan werden, um theoretische Verfahren und experimentelle Methoden erfolgreich in der industriellen Praxis einsetzen zu können. In diesem Umfeld beschäftige ich mich mit Statischer und Dynamischer Analyse zur Qualitätssicherung von Schaltkreisen sowie zur Unterstützung der Formalen Verifikation.

Der Schwerpunkt meiner Arbeit liegt im Bereich von SystemC. Konkret untersuche ich die Möglichkeiten der Analyse und des Debuggings von SystemC Beschreibungen. Einen weiteren Schwerpunkt bildet die Untersuchung von formalen Verifikationsansätzen.

Meine bisherigen Forschungsinteressen lagen im SAT-Solving. Jetzt befasse ich mich in der AG Rechnerarchitektur hauptsächlich mit der Automatischen Testmustergenerierung -- mit dem Hauptziel, beide Techniken miteinander zu verbinden.

Meine hauptsächlichen Forschungs- interessen liegen in SAT und SAT-verwandten Themen. Dabei versuche ich die existierenden Algorithmen zu verbessern und für andere Anwendungen in der formalen Verifikation, ATPG, etc zu nutzen.

Ich bin Fachinformatikerin im Schwerpunkt Anwendungsentwicklung spezialisiert auf Digitale Medien. Ich beschäftige mich primär mit dem Design und der Entwicklung von Internetseiten basierend auf CMS.

Ich beschäftige mich mit dem formalen Nachweis der Fehlertoleranz von Schaltkreisen. Diese müssen, aufgrund steigender Integrationsdichte, robuster gegen transiente Fehler werden. Die Effizienz der Verfahren muss gesteigert werden, um praktische Schaltkreise auf Robustheit überprüfen zu können.

Ich beschäftige mich in der Arbeitsgruppe mit der Untersuchung des Booleschen Erfüllbarkeitsproblems (SAT) und betrachte dies auf unterschiedlichen Abstraktionsebenen. Zudem forsche ich im Bereich ATPG und LBIST.

Ich bin Professor der Informatik an der University of Victoria (Kanada). Im Rahmen eines Forschungsurlaubes bin ich bis zum März 2009 Gast der Arbeitsgruppe Rechnerarchitektur. Meine Forschungsinteressen umfassen die Synthese reversibler Schaltkreise und Quantenschaltungen sowie Probleme im Gebiet der Entscheidungsdiagramme, mehrwertiger Logik und der Spektrallogik. Meine Homepage an der University of Victoria kann über diesen Link erreicht werden.