[112] B Hoang M. Le, Vladimir Herdt, Daniel Große, and Rolf Drechsler. Revisiting symbolic software-implemented fault injection. In International ESWEEK Workshop on Resiliency in Embedded Electronic Systems, 2017.
[113] B Saman Fröhlich, Daniel Große, and Rolf Drechsler. Exakte BDD Minimierung mit Fehlerschranke für den Einsatz im Approximate Computing. In ITG/GI/GMM-Workshop "Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen", 2017.
[114] B Daniel Große, Kenneth Schmitz, and Rolf Drechsler. Using lightweight containers in hardware/software co-design for security. In Workshop on Computer-Aided Design and Implementation for Cryptography and Security, 2016.
[115] B Arun Chandrasekharan, Daniel Große, Mathias Soeken, and Rolf Drechsler. Symbolic error metric determination for approximate computing. In ITG/GI/GMM-Workshop "Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen", pages 75-76, 2016.
[116] B Aljoscha Windhorst, Hoang M. Le, Daniel Große, and Rolf Drechsler. Towards generating test suites with high functional coverage for error effect simulation. In International ESWEEK Workshop on Resiliency in Embedded Electronic Systems, 2015.
[117] B Mathias Soeken, Daniel Große, Arun Chandrasekharan, and Rolf Drechsler. Using binary decision diagrams in the design flow of approximate computing. In Workshop on Approximate Computing, 2015.
[118] B Aljoscha Windhorst, Hoang M. Le, Daniel Große, and Rolf Drechsler. Funktionale Abdeckungsanalyse von C-Programmen. In ITG/GI/GMM-Workshop "Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen", pages 201-204, 2014.
[119] B Hoang M. Le, Daniel Große, Vladimir Herdt, and Rolf Drechsler. SystemC Verifikation mittels symbolischer Simulation einer Zwischensprache. In Electronic Design Automation Workshop, 2013.
[120] B Melanie Diepenbeck, Mathias Soeken, Daniel Große, and Rolf Drechsler. Towards automatic scenario generation from coverage information. In International Workshop on Automation of Software Test, pages 82-88, 2013.
[121] B Melanie Diepenbeck, Mathias Soeken, Daniel Große, and Rolf Drechsler. Behavior driven development for circuit design and verification. In HLDVT, pages 9-16, 2012.
[122] B Stephan Radke, Steffen Rülke, Marcio F. S. Oliveira, Christoph Kuznik, Wolfgang Müller, Wolfgang Ecker, Volkan Esen, Simon Hufnagel, Nico Bannow, Helmut Brazdrum, Peter Janssen, Hoang M. Le, Daniel Große, Rolf Drechsler, Erhard Fehlauer, Gernot Koch, Andreas Burger, Oliver Bringmann, Wolfgang Rosenstiel, Finn Haedicke, Ralph Görgen, and Jan-Hendrik Oetjens. Compilation of methodologies to speed up the verification process at system level. In Electronic Design Automation Workshop, pages 57-62, 2012.
[123] B Marc Michael, Daniel Große, and Rolf Drechsler. Design understanding by feature localization on ESL. In 9. GMM/ITG/GI-Workshop Cyber-Physical Systems - Enabling Multi-Nature Systems, pages 19-24, 2012.
[124] B Hoang M. Le, Daniel Große, and Rolf Drechsler. SystemC-based ESL verification flow integrating property checking and automatic debugging. In DATE Friday Workshop: OSCI and Accellera Core Technologies for the Next Generation of System-Level Design, 2012.
[125] B Finn Haedicke, Hoang M. Le, Daniel Große, and Rolf Drechsler. CRAVE: An advanced constrained random verification environment for SystemC. In ITG/GI/GMM-Workshop "Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen", pages 37-48, 2012.
[126] B Hoang M. Le, Daniel Große, and Rolf Drechsler. Towards proving TLM properties with local variables. In 7th International Workshop on Constraints in Formal Verification (CFV), 2011.
[127] B Finn Haedicke, Stefan Frehse, Görschwin Fey, Daniel Große, and Rolf Drechsler. metaSMT: Focus on your application not on solver integration. In DIFTS'11: 1st International workshop on design and implementation of formal tools and systems, pages 22-29, 2011.
[128] B Kim Grüttner, Andreas Herrholz, Ulrich Kühne, Daniel Große, Achim Rettberg, Wolfgang Nebel, and Rolf Drechsler. Towards dependability-aware design of hardware systems using extended program state machines. In 2nd IEEE Workshop on Self-Organizing Real-Time Systems, pages 181-188, 2011.
[129] B Mohamed Bawadekji, Daniel Große, and Rolf Drechsler. Protocol compliance checking of SystemC TLM models. In 8. GMM/ITG/GI-Workshop Cyber-Physical Systems - Enabling Multi-Nature Systems, pages 27-32, 2011.
[130] B Daniel Große, M. Groß, Ulrich Kühne, and Rolf Drechsler. Simulation-based equivalence checking between SystemC models at different levels of abstraction. In ITG/GI/GMM-Workshop "Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen", pages 269-278, 2011.
[131] B Robert Wille, Mathias Soeken, Daniel Große, E. Schönborn, and Rolf Drechsler. Designing a RISC CPU in reversible logic. In ITG/GI/GMM-Workshop "Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen", pages 249-258, 2011.
[132] B Hoang M. Le, Daniel Große, and Rolf Drechsler. Automatic fault localization for SystemC TLM designs. In MTV Workshop, pages 35-40, 2010.
[133] B Hoang M. Le, Daniel Große, and Rolf Drechsler. Towards analyzing functional coverage in SystemC TLM property checking. In HLDVT, pages 67-74, 2010.
[134] B Daniel Große, Hoang M. Le, and Rolf Drechsler. Induction-based formal verification of SystemC TLM designs. In MTV Workshop, pages 101-106, 2009.
[135] B Robert Wille, Daniel Große, D. Michael Miller, and Rolf Drechsler. Equivalence checking of reversible circuits. In ITG/GI/GMM-Workshop "Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen", pages 67-76, 2009.
[136] B Ulrich Kühne, Daniel Große, and Rolf Drechsler. Property analysis and design understanding in a quality-driven bounded model checking flow. In MTV Workshop, pages 88-93, 2008.
[137] B Robert Wille, Daniel Große, Gerhard W. Dueck, and Rolf Drechsler. Reversible logic synthesis with output permutation. In Int'l Workshop on Boolean Problems, 2008.
[138] B Daniel Große, Robert Wille, Robert Siegmund, and Rolf Drechsler. Contradiction analysis for constraint-based random simulation. In Dresdner Arbeitstagung Schaltungs- und Systementwurf, pages 25-30, 2008.
[139] B Daniel Große, Robert Wille, Ulrich Kühne, and Rolf Drechsler. Using contradiction analysis for antecedent debugging in bounded model checking. In ITG/GI/GMM-Workshop "Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen", pages 169-178, 2008.
[140] B André Sülflow, Ulrich Kühne, Robert Wille, Daniel Große, and Rolf Drechsler. Evaluation of SAT like proof techniques for formal verification of word level circuits. In IEEE Workshop on RTL and High Level Testing, pages 31-36, 2007.
[141] B Görschwin Fey, Daniel Große, Stephan Eggersglüß, Robert Wille, and Rolf Drechsler. Formal verification on the word level using SAT-like proof techniques. In ITG/GI/GMM-Workshop "Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen", pages 165-173, 2007.
[142] B Daniel Große, Xiaobo Chen, and Rolf Drechsler. Exact Toffoli network synthesis of reversible logic using boolean satisfiability. In IEEE Dallas/CAS Workshop, pages 51-54, 2006.
[143] B Ulrich Kühne, Daniel Große, and Rolf Drechsler. Complete formal verification of multi core embedded systems using bounded model checking. In IEEE Dallas/CAS Workshop, pages 147-150, 2006.
[144] B Daniel Große, Ulrich Kühne, and Rolf Drechsler. Hw/sw co-verification of embedded systems using bounded model checking. In MTV Workshop, pages 133-137, 2005.
[145] B Sebastian Kinder, Daniel Große, and Rolf Drechsler. Bounded model checking of tram control systems. In TRain Workshop at SEFM2005, 2005.
[146] B Daniel Große, U. Kühne, and Rolf Drechsler. Formale Verifikation des Befehlssatzes eines SystemC Mikroprozessors. In GI Jahrestagung (1), volume 67 of Lecture Notes in Informatics, pages 308-312, 2005.
[147] B Daniel Große and Rolf Drechsler. Acceleration of SAT-based iterative property checking. In ITG/GI/GMM-Workshop "Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen", 2005.
[148] B Daniel Große, Ulrich Kühne, Christian Genz, Frank Schmiedle, Bernd Becker, Rolf Drechsler, and Paul Molitor. Modellierung eines Mikroprozessors in SystemC. In ITG/GI/GMM-Workshop "Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen", 2005.
[149] B Rolf Drechsler, Görschwin Fey, Christian Genz, and Daniel Große. SyCE: An integrated environment for system design in SystemC. In RSP, pages 258-260, 2005.
[150] B Görschwin Fey, Daniel Große, Tim Cassens, Christian Genz, Tim Warode, and Rolf Drechsler. ParSyC: An Efficient SystemC Parser. In Workshop on Synthesis And System Integration of Mixed Information technologies, pages 148-154, 2004.
[151] B Daniel Große and Rolf Drechsler. BDD-based verification of scalable designs. In HLDVT, pages 123-128, 2003.
[152] B Daniel Große and Rolf Drechsler. Formale Verifikation von LTL-Formeln für SystemC-Beschreibungen. In ITG/GI/GMM-Workshop "Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen", pages 229-238, 2003.