HOME | KONTAKT | Switch EN

Logo Universität Bremen
LOGO AGRA | AG Rechnerarchitektur



Arbeitsgruppe Rechnerarchitektur / AGRA | Informatik | FB03 | Universität Bremen

Abschlussarbeiten


Liebe Interessentinnen
und liebe Interessenten,

Chipin unserer Arbeitsgruppe hat es sich bewährt, dass Themen für Bachelor- und Masterarbeiten in einem persönlichen Gespräch erarbeitet werden.

Für gewöhnlich geben wir keine fest definierten Themen vor. Zur Vereinbarung eines Termins für die Besprechung eines konkreten Themenbereiches bietet sich die Kontaktaufnahme per Telefon oder Email an.

Mögliche Themengebiete sind unter anderem:
  • Entwurfsmethodik für Quantencomputer
  • Formale Verifikation von Prozessoren
  • Approximative Berechnung in arithmetischen Schaltungen
  • Testmustergenerierung für integrierte Schaltungen
  • Einsatz neuronaler Netze im Schaltkreisentwurf
  • ...
Um einen Überblick über die Bandbreite der Thematik zu erhalten, sind im Folgenden die bereits abgeschlossenen Abschlussarbeiten gelistet:

Diplom (alle)
NameThemaJahr
Jannis
Kranz
Entwicklung eines elektronikunterstützten Fahrradassistenzsystems2015
Stefan
Wichmann
Modellierung einer Mikrocontroller-basierten Plattform in SystemC2015
Tino
Flenker
Wörterbuchgenerierung für die Lokalisierung von Verzögerungsfehlern in Logikschaltungen2014
Amatulwaseh
Hayat
Analyse von strukturell monotonen reversiblen Schaltkreisen2014
Philipp
Kastner
Vergleich evolutionärer Algorithmen zur Stimuli-Generierung für SystemC-Designs2014
Juan Albert Hugo
Prinzhorn Mendia
Verifikation von Bedingungen im C++2014
Arman
Allahyari-Abhari
Exakte Synthese minimaler NCV-|v1>-Quantenschaltkreise2013
Andrej
Fast
Verbesserung der Fehlertoleranz von ANSI-C Programmen durch Simulation und genetische Algorithmen2013
Tobias
Koehler
Vergleich von formalen Methoden zur Fehlerlokalisierung in Software2013
Nils
Przigoda
Algorithmen von Quantencomputern und Anwendung von Boolescher Erfüllbarkeit im Entwurf2013
Abirami
Puvanendran
Testgetriebener Systementwurf auf Basis von SysML Modellen2013
Matthias
Schilmann
Optimierung von Tiefenkosten auf reversibler Ebene2013
Kenneth
Schmitz
Simultane Testmustergenerierung für Mehrfach Einzelfehler mittels Pseudo-Boolescher Optimierung zur Erzeugung kompakter Testmengen2013
Karl
Trzebiatowski
Automatisierung eines Zuweisungssystems für die Lehramtausbildung2013
Aljoscha
Windhorst
Entwurf und Implementierung eines C-Beweisers für die funktionale Abdeckungsanalyse2013
Mathäus
Wojt
Fehlerdiagnose reversibler Schaltungen unter Ausnutzung von Verfahren für den Online Test2013
Pavel
Dimitrov
Autonomous Track Control Systems for Trains2012
Eleonora
Schönborn
Optimierung der Synthese von reversiblen Schaltkreisen mit Hardwarebeschreibungssprachen2012
Julia
Seiter
Property Checking of Quantum Circuits2012
Fereshta
Yazdani
Einbettung reversibler Logik in SystemC2012
Melanie
Diepenbeck
SAT-basierte Fehlererkennung auf Basis des Sigle Stuck-At Fehlermodells2011
Norman
Gülcü
Einbetten irreversibler Funktionen mit Hilfe evolutionärer Algorithmen2011
Sebastian
Jauert
Formale Robustheitsprüfung komplexer Systeme - Steigerung der Effizienz durch Nutzung hierarchischer Zusammenhänge2011
Markus
Möhrke
Exakte Synthese von NAND-Schaltungen mit Erfüllbarkeitsbeweisern2011
Philipp
Klaffert
Fehlertolerante Schaltkreise mit geringem Ressourcenbedarf unter Verwendung partieller Redundanz2010
Stefanie
Meyer
Optimierung der Don't Care Anzahl bei SAT-basierter Testmustergenerierung mittels 3-wertiger Logik2010
Jan
Carstens
Testmustergenerierung durch Kombination Boolescher Beweiser2009
Jannes
Dinse
System-on-Chip Entwurf eines RISC mit einem FPGA 2009
Alexander
Finder
Heuristische Verfahren zur Logiksynthese für Pseudo Kronecker Ausdrücke2009
Manuel
Friebus
Visualisierung von SystemC auf Systemebene2009
Finn
Haedicke
Constraint gesteuerte pseudo-zufällige Stimuli-Erzeugung basierend auf SMT-Beweisern2009
Hoang M.
Le
Formal Verification of abstract SystemC designs via Bounded Model Checking2009
Olaf
von der Ahe
Formale Verifikation von sequentiellen Schaltkreisen mittels QBF-Beweisern2009
Hongyan
Zhang
Modellierung, Validation und Verifikation der SIMATIC S5 CPU2009
Stefan
Frehse
Formaler Nachweis der Fehlertoleranz von Schaltungen -- Modellierung und effiziente Algorithmen2008
Florian
Harjes
Exakte Synthese von Multiplexerschaltkreisen2008
Marc
Messing
Evaluierung neuer Ansätze zur Fehlersortierung bei der automatischen Testmustergenerierung2008
Sebastian
Offermann
Faktorisierung mittels SAT-Beweisern2008
Mathias
Soeken
Vorverarbeitung von Erfüllbarkeitsproblemen auf der Wortebene2008
Sara
Badkoubeh
Einsatz von interaktiven Lernmodulen in der technischen Informatik2007
Tim
Cassens
Statische Kompaktierung von Testmustern für Schaltkreise2007
Xiaobo
Chen
Exakte Logiksynthese von Quantenschaltkreisen durch das Erfüllbarkeitsproblem2007
Jinghong
Jin
Voroptimierung von Instanzen des Erfüllbarkeitsproblems durch BDDs2007
Frank
Riese
Implementierung eines GCC Backends für eine RISC Architektur2007
Stephan
Eggersglüß
Testmustergenerierung für Pfadverzögerungsfehler für industrielle Schaltkreise auf Basis des Erfüllbarkeitsproblems

Ausgezeichnet als beste Abschlussarbeit des Jahrgangs
2006
Christian
Genz
Analyse und Visualisierung von SystemC-Spezifikationen2006
Marcin
Grden
Überdeckungsmaße in der formalen Hardware Verifikation2006
Michael
Klemm
Testmusterkompaktierung mit Genetischen Algorithmen2006
Ulrich
Kühne
Modellierung und Verifikation eines RISC Prozessors

Ausgezeichnet mit dem Bremer Studienpreis 2006
2006
André
Steinkamp
Heuristik Lernen auf der Basis Genetischer Programmierung für das Graphenfärbeproblem2006
Andre
Sülflow
Über die Anwendung der Mehrzieloptimierung in der Erstellung von Dienstplänen im Krankenhaus2006
Tim
Warode
Strukturelles Lernen in der erfüllbarkeits-basierten Testmustergenerierung2006
Robert
Wille
Erstellung von Free Binary Decision Diagrams mit SAT-Beweisern2006
Sebastian
Kinder
Speichereffiziente Manipulation von Entscheidungsdiagrammen: Theorie und Implementierung

Ausgezeichnet mit dem Bremer Ingenieurpreis 2005
2005


ausblenden


©2023 | AG Rechnerarchitektur | Kontakt | Impressum & Datenschutz